This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-016615

(43) Date of publication of application: 24.01.1986

(51)Int.CI.

H03K 5/00

phase shift between the clock signal 7 and data signal 6 even in case of a change in operation environment

(21)Application number : **59-138374**

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

02.07.1984


(72)Inventor: KATO NAOYUKI

(54) PHASE SYNCHRONIZING CIRCUIT

(57) Abstract:

PURPOSE: To put a clock and a data signal completely in phase with each other even when a flip-flop which responds to a frequency nearly as high as the frequency of the clock signal is used by providing a delay circuit which cancels the propagation delay time between the toggle signal input and Q output of the flip-flop.

CONSTITUTION: The propagation delay; time 11 between the toggle signa input and Q output of the D type flip-flop 3 needs only to be equal to the delay time 14 of the delay circuit 12, so the absolute delay time of the flip-flop 3 needs not be reduced. Therefore, a flip-flop 3 which only responds to the frequency of the clock signal 3 is usable as the flip-flop 3 and, specially, a high-speed flip-flop is not required. When the D type flip-flop 3 and delay circuit 12 are integrated on the same substrate, characteristics of the elements are uniform, so relatively the same delay time is obtained, thereby suppressing the



LEGAL STATUS

condition.

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

⑲日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 昭61 − 16615

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和61年(1986)1月24日

H 03 K 5/00

7259-5J

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

位相同期回路

②特 願 昭59-138374

塑出 願 昭59(1984)7月2日

砂発 明 者

口藤 直

(TI III --- YILI FI

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

勿出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明 無事

1. 発明の名称

位相同期回路

2. 特許請求の範囲

(i) 基準クロック信号とこれに対し選延して入力されるデータ信号との問期をとるための回路であって、トグル信号入力に上記基準クロック信号入力に上記データ信号入力に上記データ信号入力されデータ信号入力に上記データ信号入力されるフリップフロップと、上記基準クロック信号を上記フリップフロップのトグル信号入り信号を上記フリップフロップのトグル信号入り間子を上記フリップの伝搬運延時間と等しいも選延回路とを備えたことを特徴とする位相同期回路。

23 上記選延回路は、その回路形式が上記フリップフロップと同一のシリーズゲート形のものであることを特徴とする特許課求の範囲第1項記載の位相同期回路。

(3) 上記フリップフロップと選送回路とを同一 半導体基板上に形成したことを特徴とする特許請求の範囲第1項または第2項記載の位相同期回路。

3. 発明の詳細な説明

(発明の技術分野)

この発明は、基準クロック信号とこれに対し遅れて入力されるデータ信号との同期をとるための 位相同期回路に関するものである。

(従来技術)

従来、この種の装置として第1図に示すものがあった。図において、3はDタイプフリップフロップで、8,9はトグル信号入力端子及びデータ信号入力端子、10はデータ信号出力端子、4,5はバッファゲートである。また1,2はデータ信号入力、6,7はそれぞれバッファゲート4,5を介して出力されるデータ信号、クロック信号である。

また第2図は本国路の各部のタイミングを示す。 図において、11はフリップフロップ3のトグル 信号入力端子8とQ出力端子10との間の伝搬選 延時間、13はバッファゲート4、5の入出力間 伝搬運延時間である。

次に動作について説明する。

 する必要があり、クロック信号2の周波数が高い 場合、Dタイプフリップフロップは非常に高速の ものが要求されていた。

例えば、クロック信号 2 の周波数が 100HBz とすると、Dタイプフリップフロップ 3 は本来ならば、 100HBz に応答するもので良いはずであるが、伝搬選延時間 1 1 をクロック信号 2 の周期 (10nS)に対して無視出来る程に抑えるため 1 桁高い (1GBz) 周波数応答を持つDタイプフリップフロップ 3 を使用しなければならなかった。

(発明の概要)

本発明は、上記のような従来のものの欠点を除去するためになされたもので、フリップフロップのトグル借号入力とQ出力との間の伝搬選延時間を打ち消す選延回路を設けることにより、クロック信号の周波数程度の周波数に応答するフリップフロップを用いた場合にもクロック信号とデータ信号との位相をより完全に同期させることができる位相同期回路を提供することを目的としている。

(発明の実施例)

いる・・ 以下、この発明の一実施例を図について説明す 3。 3。

第3図は本発明の一実施例による位相同期回路の構成を示し、図において、第1図と同一符号は同一のものを示す。本実施例回路は第1図の従来回路に対し、遅延回路12が付加されたもので、この遅延回路12はDタイプフリップフロップ3のトグル入力増子8とQ出力10との間の伝搬遅延時間と等しい遅延時間を有するものである。

また第4図は第3図の国路の各部のタイミング 被形を示し、図中、14は出力クロック保号7の 選送回路12による選延時間である。

ここで本実施例装置の具体的な構成例を第5 図に示す。ここで本発明は特にクロック信号2 の周波数が高いときに有効であるので、現在一般的に使用されている論理回路の内で最も高速のBCL(Buitter Coupled Logic)回路をその具体例の対象とした。

第5.図は、第3図のDタイプフリップフロップ 3及び遅延回路12の部分を具体的な回路に展開 したものである。

このDタイプフリップフロップ3は、標準的な シリーズゲートのマスタースレーブ方式によるも ので、現在、最も一般的に使用されているもので ある。一方選延国路12はその伝搬選延時間14 がDタイプフリップフロップ3のトグル入力8か ら出力10間の伝搬運延時間11と同一となるよ うに、Dタイプフリップフロップ3と同一のシリ - ズゲート回路形式でもって構成したものである。 第5図において、15は電源(Vcc)供給端子、 9 は D タイプフリップフロップ 3 のデータ (D. D) 入力婚子、10はそのデータ出力 (Q, Q) 嫡子、8はトグル(T.〒)入力嫡子、16は選 延回路 1 2 の出力 (Tp, Tp) 嫡子である。ま た23は定電波源、24は抵抗、21,22は第 1. 第2の差動トランジスタ、17. 20は共運 エミッタがトランジスタ21のコレクタに接続さ れた第3.第4の差動トランジスタ、18,19

特開昭61-16615(3)

は共通エミッタがトランジスタ22のコレクタに 接続された第5、第6のトランジスタである。そ して該トランジスタ18、19のコレクタには上 配出力増子16が接続されそれぞれ反転、非反転 の選延信号が出力される。

そしてトランジスタ17. 19のベースは"H"レベルに、トランジスタ18. 20のベースは"L"レベルにパイアスされる。トランジスタ21. 22のベースへ入力されたクロック信号8により、トランジスタ21もしくは22のどちらか一方が選択的にON状態になり、トランジスタ17. 20もしくはトランジスタ18. 19の組み合わせのどちらか一方が選択されることにより、出力16の状態が決まる。

なお、上記 D タイプフリップフロップ 3 , 遅延 回路 1 2 における、シリーズゲート回路形式とは、 トランジスタ 1 7 ~ 2 0 とトランジスタ 2 1 , 2 2 とが直列に接続されていることをいうものである。

次に作用効果について説明する。

出力との間の伝搬運延時間を打ち消す運延回路を 扱けたので、クロック信号の周波数とほぼ同等の 周波数に応答するフリップフロップを用いた場合 にもクロック信号とデータ信号との位相をより完 全に同期させることができる効果がある。

4. 図面の簡単な説明

第1 図は従来の位相同期回路の回路図、第2 図は第1 図の各部の波形図、第3 図は本発明の一実施例による位相同期回路の回路図、第4 図は第3 図の各部の波形図、第5 図は第3 図の回路の具体的な様成を示す図である。

3 … Dタイプフリップフロップ、12 … 遅延回路、21,22 … 第1,第2の差動トランジスタ、17,20 … 第3,第4の差動トランジスタ、18,19 … 第5,第6の差動トランジスタ、23 … 定電波線、24 … 抵抗。

代理人 大岩蜡 雄


本実施例ではDタイプフリップフロップ3のトグル信号入力とQ出力との間の伝搬運延時間111と、運延回路12での遅延時間14とが同じ値であれば良いので、フリップフロップ3の絶対的な運延時間を小さくする必要が無い。従って、クロック信号2の周波数に応答する程度のフリップフロップ3が使用でき、特に高速のフリップフロップを必要としないため、BCL(Emitter Coupled Logic)形式のフリップフロップの場合には低消費電力化の効果が大である。

またDタイプフリップフロップ3と選延回路12を同一基板上に半導体集積化すると、業子の特性が揃っているため相対的に同一の選延時間が得られるので、動作環境条件(例えば電源電圧、周囲温度など)が変化した場合でも、クロック信号7とデータ信号6の位相のずれを抑えることができる効果がある。

(発明の効果)

以上のように、この発明に係る位相同期回路に よれば、フリップフロップのトグル信号入力とQ

第1四



第 2 図

